Фичи и баги OWEN Logic

[melky]

Вот еще для разрабов, не поленился и сделал 4 версии одного макроса. Обращаю внимание на последний CRabw_v4, в котором применено тело макроса AI! (SelChange) в оригинале. В остальных использованы частично или как в v1 во всех стоит двойное ИЛИ с обратными связями.

И пожалуйста, не надо рассказывать сказок про RTRIG. Все наглядно и понятно, последний вариант просто перестает считать, хотя де факто не отличается практически ничем от других трех макросов...

Так же держите модификацию, которая глючит. Убрал обратную связь внутри макроса, запуск только по импульсу на входе С.
Убрал внешний RTRIG.

Я уже не знаю в который раз повторяю свой вопрос - ПОЧЕМУ элементы после макроса, в данном случае SEL, которые по логике никак не должны влиять на работу самого макроса ломают его работу ?
Макрос имеет собственные переменные, для каждого экземпляра они свои и никак не должны затрагивать переменные основной программы и должны быть изолированы от основной программы кроме входов и выходов. С этим же вы спорить не будете ?

[Владимир Ситников]

Я уже не знаю в который раз повторяю свой вопрос - ПОЧЕМУ элементы после макроса, в данном случае SEL, которые по логике никак не должны влиять на работу самого макроса ломают его работу ?
Макрос имеет собственные переменные, для каждого экземпляра они свои и никак не должны затрагивать переменные основной программы и должны быть изолированы от основной программы кроме входов и выходов. С этим же вы спорить не будете ?

Вот проблема:
Снимок экрана 2016-10-21 в 15.41.21.png

Вы сделали цикл из не-обратных связей. Попросту говоря, от AND'а (слева вверху от зелёного поля) идёт на SEL не-обратная связь, из него выходит на другой SEL, и возвращается опять в AND.
Как оно по-вашему, должно работать?

Оно само должно догадаться какую из связей вы хотели сделать обратной?
Не уверен, что вообще существует алгоритм, который во всех случаях правильно определяет какая из простых связей подразумевалась автором программы как "обратная".


Приведу более простой пример, чтобы мой вопрос понятнее был:
Снимок экрана 2016-10-21 в 15.44.44.png

Должен ли вход на 2-ом входе ADD'а всегда быть равен выходу этого самого ADD'а?
А, если подать 1 на первый вход?
Блок ADD же должен складывать свои входы, но в то же время, результат должен тут же подаваться на второй вход.

В симуляторе, разумеется, значения на 2-ом входе и на выходе ADD различаются, не смотря на то, что они соединены "простой связью".