Цитата Сообщение от Dimensy Посмотреть сообщение
Что делает Myx_DG1, где здесь IO_a1, IO_b1, IO_c1 и IO_d1 и как они взаимосвязаны?
А про момент времени - в любой момент цикла как только будут определены его входы
Цитата Сообщение от 1exan Посмотреть сообщение
Соединение Myx_DG1 и IO_a1 таким образом должно было неизбежно вызвать превращение одной из циклических связей в линию задержки. Она и определит последовательность выполнения этих блоков.
Поскольку линия задержки не подсвечивается, то до компиляции ещё дело не дошло (возможно есть неисправленная ошибка в ФБ, или эти ФБ не участвуют в формировании состояния выходов ПР/энергонезависимых переменных)
Всё взаимосвязано через переменные, алгоритмы внутри блоков разные,
обрабатывают разные входные переменные, и выдают в разные выходы.

Этот уровень сложности вложений и зависимостей и отличает ST
от остальных "простых квадратиков" - логики,
на работу с которой и были рассчитаны реле изначально.

Когда были ещё маленькими и слабенькими.

Отсюда и вопрос - как быть уверенным, что в какой-то момент времени
последовательность исполнения этой паутины не поменяется?