Не имеет значения XOR или нет, я говорил об этом.Сообщение от Владимир Ситников
Снимок.PNG Снимок1.PNG Разницу видите? Функция одна и та же, а вычисление разное.
Не имеет значения XOR или нет, я говорил об этом.
Снимок.PNG Снимок1.PNG Разницу видите? Функция одна и та же, а вычисление разное.
Последний раз редактировалось Василий Кашуба; 03.08.2017 в 22:17.
Причем многие знают об этом уже давно ,а некоторые только сейчас
электронщик до мозга костей и не только
Хотя для элементов AND, OR, XOR вообще стек не должен участвовать, так как входа у них равнозначны.
Входы может и равнозначные, но на один из входов одного элемента, подаётся сигнал с выхода другого элемента, и пока этот выход не вычислится, на входе ничего не будет. Где промежуточные вычисления хранятся?
Василий Кашуба, ну давайте посмотрим на AND - на одном из входов выход другого элемента - на выходе AND 0 - вычислился выход элемента и стал 1 - попал на вход AND, на выходе стало 1
На кой там в булевой логике хранить для AND значение ?
тоже для XOR, OR и так далее...
А вот если вы что-то делаете с задержками и т.д. вот только тогда может потребоваться и то, решается флагами, правда которых в ОЛ нет.
Последний раз редактировалось melky; 03.08.2017 в 23:13.
По вашему все семь выходов одновременно вычисляются? И почему вы взяли для примера булеву переменную, а не ИНТ.?
А вы пример переполнения стека для INT привели ? к тому же при AND со входами int тоже булевые операции выполняются только над всеми битами числа и опять же, к чему там стек ?
Может сами операторы надо последовательно выполнять, а не биты в стек заносить, там где он 300 лет не нужен ?
Последний раз редактировалось melky; 03.08.2017 в 23:28.
И? Результат вычисления разный что-ли получается?
То, что стек используется по-разному это "особенность реализации" (отсутствие оптимизации использования стека).
А если от порядка входов AND меняется результат, то это уже бага ОЛ.
Стек это внутренний механизм обработки схемы по всем выходам с обратными связями (в том числе когда одни выходы участвуют в формировании других) .Чем больше ОС тем глубже заполняется стек ..Раньше он был 6 ,потом 15 ,а потом динамическим ...
Ну так вот вопрос по оптимизации, если в участке схемы нет обратных связей, ни прямых, ни явных, зачем данный участок класть в стек ? все и так выполнится последовательно.
Ваши права
Ответить с цитированием