Критическая ошибка в среде программирования Овен ЛОДЖИК или это я д-ак

[pop70]

да ладно, в железе есть фронт, может быть он всегда упоминается с определением нарастающий, нет?
Вот эпюра, самая первая сработка выхода, как раз случай когда генератор имеет логическую единицу, а D-вход подошел с "опозданием", выход сработает, а по Вашему должен пропустить подъем потому что фронт не "словил"

Эта эпюра не имеет никакого отношения к д-триггеру.
И да! Вход С "настоящего" д-триггера - динамический. Т.е., активен в момент перехода сигнала с 0 на 1 (или с 1 на 0 в случае инверсного входа)
P.S.
Кстати, да. Я был не прав. Бывает д-триггер со статическим входом С.
Мы какой обсуждаем?
Судя по эпюрам из справки ОЛ - динамический.

[melky]

pop70, блин, когда первый посчитал, на входе с второго ДАВНО 1, то есть "поезд" фронт сигнала прошел. а в ОЛ они почему то выполнились одновременно.

[pop70]

pop70, блин, когда первый посчитал, на входе с второго ДАВНО 1, то есть "поезд" фронт сигнала прошел. а в ОЛ они почему то выполнились одновременно.

Так, потому, что никто не умеет писать программы, работающие параллельно.
Триггеры обсчитываются ОДИН ЗА ДРУГИМ.
ОЛ смотрит твою схему и составляет себе "план действий":
1. Считать состояния входов ПР.
2. Посчитать триггер1
3. Посчитать триггер2
4. Посчитать триггер3
.....
nn. Записать выходы ПР.

Попробуйте написать ему задание, чтобы все триггеры считались одновременно.

[pop70]

pop70, блин, когда первый посчитал, на входе с второго ДАВНО 1

Во время расчёта одного цикла, нет "давно". От начала цикла, до его конца "времени нет". "Давно" - это прошлый цикл.
Это в "железе" время идёт непрерывно, а в программе
"Время остановилось", считались входы, посчиталась программа цикла, записались выходы, "время прыгнуло вперёд на 1 цикл".

[melky]

capzap, в железе будет так, есть t фронта, если на момент перехода D=0 то и выход будет равен 0. и так далее.
Никакого опоздавшего железо не ждет, никогда...

http://digitalchip.ru/d-trigger - это железячный + его элементная схема - повторите на ПР или ПЛК...

[capzap]

capzap, в железе будет так, есть t фронта, если на момент перехода D=0 то и выход будет равен 0. и так далее.
Никакого опоздавшего железо не ждет, никогда...

http://digitalchip.ru/d-trigger - это железячный + его элементная схема - повторите на ПР или ПЛК...

да уже сказали что картинка не правильная

PS раз уж картинки лажевые бывают, можно и на осциллограф посмотреть https://www.google.ru/url?sa=t&rct=j...u2TKWAWYhIg-8A и главное ангицкий не нужен и так подсказки дают

[capzap]

ну специалист по оптимизации здесь не я, но например считаю что на уровне асма легче взять значение и найти его предыдущее состояние, чем искать значение как текущего так и предыдущего значения, хранящихся независимо друг от друга

[pop70]

ну специалист по оптимизации здесь не я, но например считаю что на уровне асма легче взять значение и найти его предыдущее состояние, чем искать значение как текущего так и предыдущего значения, хранящихся независимо друг от друга

А их не надо искать. И текущее состояние, впринципе не надо хранить. Вычислили, записали в стат.переменную (ЛЗ), отдали по этапу, и забыли.

[melky]

сделал сейчас D-Trigger в Logo, в общем та же песня, сам по себе работает правильно, 3 последовательно ведут себя так же, пока не добавишь задержки между ними.

[rovki]

Причем многие знают об этом уже давно ,а некоторые только сейчас