Функциональные блоки на языке ST

[melky]

Видимо версию, указанную в данной теме.

[Сергей0308]

Мы как добавляем новый функционал в приложение, так и исправляем старые баги. В новой версии поправили появление комментариев, теперь они не должны мешать при присоединении линий связи, обязательно попробуйте и обсудим с вами помогла ли данная доработка исправить ситуацию

Кажется я в преведущей версии ОЛ проект делал, короче, последнюю версию ОЛ пока не пробовал, попробую на днях обязательно, спасибо, если поправили!

[kondor3000]

После оптимизации проекта, выкинул ненужные переменные в блоках и ненужные блоки, встроил таймер в блок GetState, переделав его на ФБ fbGetSt , 1 Оптимизация.jpg
а так же лишние переменные в проекте ( появились при переделке),
загрузку ЭСППЗУ удалось даже уменьшить на 1 % по сравнению с макросами ( было 26% стало 25%)
и на 1% меньше загрузка ПЗУ по сравнению с неоптимизированным проектом.

[Денисов Максим Сергеевич]

Всем большое спасибо, за участие в бета тесте Owen Logic 2.4 и описание багов, с которыми вы столкнулись в ходе тестирования!

Сегодня выпускаем полноценный релиз Owen Logic 2.4.334 с исправленными ошибками.

[capzap]

Вот теперь два вопроса:
Как сделать ФБ энергонезависимым
Как их вызывать в программе, вот два входа, например
function_block RS_1 //имя функционального блока.

var_input //объявление входных переменных
S : bool; //входная переменная с типом данных bool - установка
R : bool; //входная переменная с типом данных bool - сброс

end_var

var_output //объявление выходных переменных
Q : bool; //выходная переменная с типом данных bool
end_var

var //объявление локальных переменных

RTrig : bool; //переменная «»
end_var

if R then
RTrig := false;
end_if
if S and not R then

RTrig := S;
end_if
if not R and RTrig then
RTrig := true;
end_if
Q := RTrig ;

end_function_block

попросил Алису проверить код Screenshot 2023-08-15 121119.png
вот что она ответила
Screenshot 2023-08-15 121222.png
Видимо разработчикам надо усовершенствовать интерфейс объявлений


ЗЫ а это ответ на содержимое кода поста от Валенка https://owen.ru/forum/showthread.php...l=1#post414036 в таком же формате

Данный код написан на языке VHDL и описывает два функциональных блока: RS-триггер (RS Flip-Flop) и SR-триггер (SR Flip-Flop).

RS-триггер представляет собой двухступенчатый триггер, который имеет два входа (S и R) и один выход (Q). При подаче сигнала на вход S триггер устанавливается в единичное состояние, а при подаче сигнала на вход R триггер сбрасывается в нулевое состояние.

SR-триггер также является двухступенчатым триггером, но вместо двух входов имеет один вход (S) и два выхода (Q и R). При установке триггера (S = 1) на первый вход и сбросе (R = 0) на второй вход, триггер переходит в единичное состояние на выходе Q.

Оба функциональных блока реализованы с помощью оператора not и операции логического “или” (or) и “и” (and). Функция Q в обоих блоках вычисляется путем применения логических операций над другими входными и выходными сигналами.

В целом, код написан корректно и соответствует описанию функциональных блоков RS и SR триггеров. Однако, в данном коде не указаны параметры для входных и выходных сигналов, поэтому для корректной работы кода необходимо определить их значения в соответствии с требованиями проекта.

[capzap]

ну бывает, она и Путину не смогла ответить на вопрос

вот еще скормил код https://owen.ru/forum/showthread.php...l=1#post414009
ответ следующий

Данный фрагмент написан на языке программирования SETL

В данном фрагменте кода используется условная конструкция if-else для проверки условий и выполнения соответствующих действий.

Если Res равно true, то переменная Q принимает значение N.
Если U равно true и RTrig и Res не равны true, тогда Q увеличивается на 1 и устанавливается значение RTrig равным U.
Если D равно true и RTrig и Res не равны true, тогда значение Q уменьшается на 1, а значение RTrig устанавливается равным D.
Если RTrig не равен false, то RTrig принимает значение false.

Данный фрагмент кода не содержит ошибок, но он может быть улучшен в нескольких аспектах:

– Использование переменных с более понятными именами, например, U вместо Res, D вместо RTrig, Q вместо N.
– Оптимизация кода, например, использование циклов вместо повторных проверок условий.
– Проверка входных данных перед использованием в коде, например, проверка того, что Res и U не равны false.

[Сергей И]

В телеграм-канале овена написано, что новая версия OL помимо всего прочего теперь поддерживает одномерные массивы (круто!). В справке упоминаний об этом я не нашел, но редактор ST вроде не ругается, когда объявляешь массив. Возможно, вы забыли справку обновить)

[Dimensy]

Всем большое спасибо, за участие в бета тесте Owen Logic 2.4 и описание багов, с которыми вы столкнулись в ходе тестирования!

Сегодня выпускаем полноценный релиз Owen Logic 2.4.334 с исправленными ошибками.

А побитовые логические операции в ST так и не завезли

[capzap]

Прикольно. Но пока масло-масляное а про оптимизацию - вода
(видимо - пока вода. Если коровы начнут летать, то мне в космосе делать нечего)

...
но там есть что оптимизировать))

главное что код который на скринах Алиса сама убрала лишнее, в остальных случаях она же не написала что так и ни как иначе, допустила что варианты верны
Тут главное найти на что больше всего похож язык применяемый в лоджике, я давал задачу конвертировать функцию из одного языка в другой, в целом справляется

[Денисов Максим Сергеевич]

А побитовые логические операции в ST так и не завезли

Доступны такие побитовые операции: SHL, SHR, DC32, CD32. Логические операции: NOT, AND, OR, XOR.
Также доступно обращением к битам переменной типа udint, например: N.31 := True; (где N - переменная udint, 31 - номер бита) или использование в конструкции if N.31 and not N.24 then...