Спасибо, други.
Первая схемка мне понятна, все просто, но не мое совсем.
Вторую схему, что то я не догоняю.
Это типа "макрос" где I1 это число, поскольку за элементом И стоят преобразователи в BOOL?
В этой схемке в нескольких местах мне непонятно .. выход SEL последний-справа внизу идет на вход ИЛИ без преобразования, понятно что непонятно.
Может кто скажет где про эту схемку посмотреть?
Я пока не вижу куска моего алгоритма в ней.
Если на пальцах разобрать мою задачу, то мне все понятно:
Есть сдвиговый регистр на два бита, с тремя ячейками,
Опрос входов наверное по-одному, если нашел активный, то пихает в сдвиговый регистр.
Конвейер сдвигового регистра проталкивает данные к выходу, если выход пока пустой, иначе ждет выдержку времени, (в пустые ячейки проталкиваются номера следующих активных входов).
Это сишный алгоритм.
Сдвиговый регистр проталкивает ячейки на выход, типа FIFO.
Если появился новый активный вход пихаем его в этот конвейер.