ПР205

[1exan]

С чего он (компилятор) решит, какая последовательность?

Вложение 71817

Варианты могут быть разные.

И какая разница для результата?

Я вижу только один вариант - документировать и в HELP прописывать.

Так и не увидел доказательств необходимости данной информации.
Для меня, например, это последняя вещь, которую я хотел бы увидеть в OL

[ПавелП]

И какая разница для результата?

Это в одном из вариантов нет разницы, а когда они взаимосвязаны?
Вот и доказательство.

Так и не увидел доказательств необходимости данной информации.
Для меня, например, это последняя вещь, которую я хотел бы увидеть в OL

Даже удивительно такое сомнение...
Будете дальше спорить?

[Dimensy]

Это в одном из вариантов нет разницы, а когда они взаимосвязаны?
Вот и доказательство.
Даже удивительно такое сомнение...
Будете дальше спорить?

Когда блоки взаимосвязаны, Лоджик начинает подсвечивать линии связи желтым, намекая на линию задержки.

[ПавелП]

Когда блоки взаимосвязаны, Лоджик начинает подсвечивать линии связи желтым, намекая на линию задержки.

Это кто "квадратиками" рисует.
Речь идёт про язык ST.
В нём таких глупостей нет.
Потому и нужно знать последовательность.

[Dimensy]

Это кто "квадратиками" рисует.
Речь идёт про язык ST.
В нём таких глупостей нет.
Потому и нужно знать последовательность.

А при чем здесь ST? - Он в основной программе выступает в роли квадратика, поэтому и выполняется по тем же правилам

[ПавелП]

А при чем здесь ST? - Он в основной программе выступает в роли квадратика, поэтому и выполняется по тем же правилам

Вы сначала проверьте это.
Я задался вопросом, когда не смог задать последовательность выполнения блоков на ST.

[zakhar81]

Артефакты на экране
Возникают периодически и сами аннигилируются
WhatsApp Image 2023-11-22 at 18.43.53.jpeg

[Dimensy]

Вы сначала проверьте это.
Я задался вопросом, когда не смог задать последовательность выполнения блоков на ST.

Хорошо, давайте посмотрим.
Вот такой код на ST

function_block probe //имя функционального блока.

    var_input //объявление входных переменных
       inA, inB : bool; //
    end_var

    var_output //объявление выходных переменных
       outA, outB : bool; //
    end_var

    var //объявление локальных переменных
       K : bool := false; 
    end_var

    if inA and not (inB or K) then
        outA := true;
        K := true;
    end_if 
    if inB and not (inA or K) then
        outB := true;
        K := true;
    end_if

end_function_block

Он показывает какой из входов сработал раньше.
Располагаем этот ФБ на холсте
1.png
По правилам (и по логике, тоже) сначала выполняются блоки А и Б, потом С. А может, нумерация играет роль? - тогда должен сначала выполниться блок Б, потом С и А последним. Запускаем
1.5.png
Нет, логика рулит.
Ладно, следующий вопрос: а кто в цикле первым выполняется, А или Б? Делаем взаимоблокировку и, опа, Лоджик хочет обратную связь
2.png
Делаем как хочет Лоджик и получаем, что блок Б, как бы, выполняется раньше блока А. Логично
3.png
А если мы поменяем обратную связь, то первым, как бы, выполниться блок А, что тоже логично
4.png
Итак, 3:0 в пользу логики. На самом деле, пофигу в какой последовательности выполняются блоки - все дело в связях.

[Королев Кирилл]

Артефакты на экране
Возникают периодически и сами аннигилируются
WhatsApp Image 2023-11-22 at 18.43.53.jpeg

Добрый день. Пришлите, пожалуйста, на почту (в подписи) проект, заводской номер прибора, а также уточните версию прошивки прибора, на которой наблюдаете данные артефакты.

[ПавелП]

Хорошо, давайте посмотрим.
Вот такой код на ST

Он показывает какой из входов сработал раньше.
Располагаем этот ФБ на холсте

Очень аргументированно! Спасибо.
Это прописано в документации.

Итак, 3:0 в пользу логики. На самом деле, пофигу в какой последовательности выполняются блоки - все дело в связях.

"Порядок исполнения" - язык ST не нумеруется.

Изначально вопрос был такой, а потом уводился в сторону разными аргументами.

Как быть с этим:
ST на форум 24-11-2023.png
В какой момент времени Myx_DG1 поменяет последовательность выполнения с IO_a1,
или с xxx, особенно, если IO_b1, IO_c1 и IO_d1 будут взаимосвязанные???