Цитата Сообщение от wal79 Посмотреть сообщение
Последняя для лоджика связь в цикле. Та связь, которая является для лоджика повторюсь замыкающей. Насчет какая связь должна быть ЛЗ должен решать сам разработчик программы.
Да, увидел на более полной картинке, что цикл по факту состоит из "Q3 <- fLIMIT3 <- fADD <-...<- Q+ <- PWM1 <- fLIMIT2 <- fLIMIT1 <- result <- fADD <- fMUL <- PWM1" и поэтому связь PWM1-fMUL и объявляется как причина всех бед.