Области применения ПР110(примеры реализации)

[SUNreal]

дело не в усложнении схемы.
в какой-то момент времени в реле стало невозможно записать новую программу, овен лоджик говорит - невозможно прочитать версию прибора.
приходится нулевую (пустую) программу записывать через изилоджик, а потом только через овен лоджик записывать рабочую программу.

перепрошивка проблему не решила.

кажется, что при определенном размере программы повреждается область системных данных реле.

вы как-то на этом форуме говорили, что программа пользователя не должна выводить из строя вычислитель. так вот я вывел! :-)
:d :d

[Евстигнеев Максим]

дело не в усложнении схемы.
в какой-то момент времени в реле стало невозможно записать новую программу, овен лоджик говорит - невозможно прочитать версию прибора.
приходится нулевую (пустую) программу записывать через изилоджик, а потом только через овен лоджик записывать рабочую программу.

перепрошивка проблему не решила.

кажется, что при определенном размере программы повреждается область системных данных реле.

вы как-то на этом форуме говорили, что программа пользователя не должна выводить из строя вычислитель. так вот я вывел! :-)
:d :d

Выложите, пожалуйста, свой проект, который приводит к такому эффекту.

[rovki]

молодец,что вывели.будите вторым.здесь возможно две причины -либо новая версия по глючит-поставте ветту версию.либо стека не хватает или другой глюк прошивки, в очередной раз.выход временный пока не исправят прошивку,упростите схему,просто загрузите мою.глюк уйдет или нет,телеграфируйте .

[rovki]

схему смотрите выше №133 и еще,максим,обешали после праздников ответить на счет совместимости по вета версии и 1003.снизу в верх -есть,сверху в низ -нет.извиняюсь ,что ответил за автора,но так быстрей будет,думаю автор простит.

[Евстигнеев Максим]

Посмотрел схему, я в шоке... никогда бы не подумал, что такие сложные программы будут создавать.

Касательно программы и стека
Если по делу, то эта программа занимает 9 уровней стека. То есть в прошивке 1.06 она жить не будет.
Как уже было сказано, учитывая, что будут создаваться такие сложные программы, мы увеличили стек в прошивке 1.7 до 15. И дополнительно сделали контроль уровня стека создаваемой программы в ПО Owen Logic (при превышении - выдача предупреждения).

Пока мы распространяем прошивку 1.7, как неофициальную, так как она еще не протестирована внутри компании (хотя уже многие пользователя выступили в качестве тестировщиков ).

Касательно совместимости.
Будет только односторонняя совместимость. Я думаю, это нормальный и общепринятый подход.

[rovki]

Посмотрел схему, я в шоке... никогда бы не подумал, что такие сложные программы будут создавать.
Касательно совместимости.
Будет только односторонняя совместимость. Я думаю, это нормальный и общепринятый подход.

Приемлемо ,только не удобно в переходном периоде.
На счет сложности.Будут еше сложней пока не сделайте то что предлагал
ранее.путь стандартный-повышение уровня универсальности ФБ и многовходовых элементов,как минимум.Понятно ,что когда вы это достигните ,сложность алгоритмов (не количество элементов и связей) возрастет и.т.д.

[rovki]

вариант схемы универсального цифрового фильтра(условно- нч,вч,полосового.)
вход1 -анализируемый сигнал.
выход1-повторяет входной сигнал с задержкой ,если частота выше 1 границы (10гц).
выход2-повторяет входной сигнал с задержкой ,если частота ниже 1 границы(10гц) но выше второй границы(5гц).
выход3-повторяет входной сигнал с задержкой ,если частота ниже
второй границы(5гц)
границы диапазонов частот можно взять другие.импульсы укорачиваются.если важно не менять входной импульс схему до работайте.
можно доработать схему по необходимости и выдавать на выходы постоянный сигнал.кому что нужно.

[rovki]

второй вариант цифрового анализатора частоты питающего напряжения.
вход1-анализируемый сигнал
выход1-постоянный сигнал если частота больше 50гц
выход2-постоянный сигнал ,если частота меньше 50гц но более 20гц
выход3-постоянный сигнал,если частота меньше 20гц.

[rovki]

вариант схемы цифровой линии задержки,для сигналов периодических и апериодических,одиночных,с частотой следования не более 10гц и длительностью не менее 100мс.для частот выше 10гц схема представляет собой фильтр высоких частот.
вход1-входной сигнал
выход1-задержка 100мс
выход2-задержка 250мс
выход3-задержка 500мс
выход4-задержка 1000мс
задержка сигнала осуществляется без изменения длительности входного сигнала.

[rovki]

второй вариант схемы цифровой линии задержки,управление задержкой осуществляется по входам пр,позиционным кодом.диапазон задержек от 50мс до 3200мс(7 уровней),задержка осуществляется без изменения длительности входного сигнала.для частот выше установленного уровня-схема-заградительный фильтр вч.