Экспорт конфигурации ПЛК/ФБ в другой проект

[Roman_777]

Благодарю всех откликнувшихся.
Программка от Yegor прикольная, но в моём случае не подошла. Создал я 2 разных проектика (пустых) для проверки с таргетом для М01 и для М02. Экспортировал в обоих случаях конфигурацию ПЛК и обнаружил, что разнятся у них описания _PARAMETR -ов.
В общем, с горем пополам, файлик своей программы подредактировал вручную, с использованием макроса в экселе.
В итоге Codesys загрузил импорт из этого отредактированного файла.
Но обнаружил я ещё кой-какой казус:
При создании Universal modbus device в версии с таргетом M02 почему-то и для Register input module, и для Register output module используется "канал Q", я так понимаю, это раздел памяти AT%Q, который, поидее, должен быть только для Register output module. Но почему-то в М02 при добавлении input, всегда получается так.
Но вот в проекте с таргетом М01 - тут вроде бы всё нормально. И когда я создаю input module - используется "канал I", а для output - "канал Q" (прикладываю 2 картинки, 1 (Register input module _M01.bmp) для M01, вторая (Register input module _M02.bmp) - для M02).
Вот и у меня перенеслось в М01, как было в М02, тоесть и для input и для output - раздел AT%Q. Это может как-то пагубно повлиять на работу ПЛК?

[petera]

Благодарю всех откликнувшихся.
Программка от Yegor прикольная, но в моём случае не подошла. Создал я 2 разных проектика (пустых) для проверки с таргетом для М01 и для М02. Экспортировал в обоих случаях конфигурацию ПЛК и обнаружил, что разнятся у них описания _PARAMETR -ов.
В общем, с горем пополам, файлик своей программы подредактировал вручную, с использованием макроса в экселе.
В итоге Codesys загрузил импорт из этого отредактированного файла.
Но обнаружил я ещё кой-какой казус:
При создании Universal modbus device в версии с таргетом M02 почему-то и для Register input module, и для Register output module используется "канал Q", я так понимаю, это раздел памяти AT%Q, который, поидее, должен быть только для Register output module. Но почему-то в М02 при добавлении input, всегда получается так.
Но вот в проекте с таргетом М01 - тут вроде бы всё нормально. И когда я создаю input module - используется "канал I", а для output - "канал Q" (прикладываю 2 картинки, 1 (Register input module _M01.bmp) для M01, вторая (Register input module _M02.bmp) - для M02).
Вот и у меня перенеслось в М01, как было в М02, тоесть и для input и для output - раздел AT%Q. Это может как-то пагубно повлиять на работу ПЛК?

А не пробовали в М01

После импортирования щёлкнуть правой корень и сделать "Calculate addresses"

???

[Roman_777]

Вот так?Вычисление адресов.bmp
Ничего не изменилось.

[Roman_777]

отредактировал вручную. Поменял QW на IW в файлике в разделах настройки блоков ввода. И всё загрузилось в проект. Но интересно, что было бы, если бы везде оставил Q =)))