Хорошо что не написали что в ОЛ плюс это минус, а минус это плюс, смысл какой?
Если что-то назвали чёрным, оно должно быть чёрным, иначе понятия попутаются чёрного и белого!
официальный тип данных в ОЛ - целочисленный, алиас в скобках можно посмотреть опять же в вики https://ru.wikipedia.org/wiki/%D0%A6...D%D1%8B%D1%85), про наличие знака упоминается с третьего абзаца, так что не ищите смысла где его нет
Про INT vs UINT действительно сомнительная штука. Даже то, что оно задокументировано не делает чести.
Если в ОЛ D-триггерах вам не нравится, что "железные D-триггеры всегда дают задержку, а ОЛ-Д-триггер срабатывает сразу", то так и пишите.
Вы же пишете, что "вот такая, мол, схема неправильно работает". Из этого тяжело понять, что имелось ввиду "сам по себе ФБ Д-триггера в ОЛ не соответствует обычному пониманию".
Вы опять меня не правильно поняли, мне всё нравится в ОЛ и что бы там не написали всё равно найдём ему правильное имя и разберёмся как оно работает, это наоборот добавляет какую-то изюминку! Но другому, кто не знаком с ОЛ, а знает как работает Д-триггер и другие привычные понятия придётся потратить гораздо больше времени на постижение азов ОЛ из-за таких "особенностей", это даже по вопросам видно!
В любом случае нужно потратить время на изучение ОЛ или прочтение темы форума,где это было сказано .Задержки нужны не только в д-триггерах ,но и стеках на сел ,везде где есть смена информации с привязкой ко времени одновременно в нескольких разрядах или регистрах .Нужно разделить по времени старое и новое значение (разнести по разным циклам) ,пока небыло линий задержки я ставил тон между разрядами, имитируя железо .
Сам принцип работы ПР подразумевает ,что все вычисления (действия) производятся в течении ОДНОГО цикла ПР. Ну нельзя же сделать изменения дважды в одном цикле .Даже генератор (инвертор с обратной связью) формирует 1 в течении одного цикла ,а потом 0 в следующем цикле .
Речь совсем не об этом, я во внутренности триггеров не лез, да и не важно как они устроены внутри, а как они работают! Вы же не смотрите как устроен например элемент 2И, Вам достаточно знать как он работает!
А так да там существует задержка распространения сигнала и например асинхронные счётчики дают "хвосты"(промежуточные состояния), поэтому и придумали синхронные счётчики, тоесть обвесили счётчик дополнительной логикой, зато сигнал на выходе всех разрядов появляется одновременно!
надо справочник по микросхемам найти и посмотреть, наверняка там есть задержки, так как d-trigger собран на элементарной базе и задержки там есть, ибо там транзисторы и прочее...
Вы по-русски скажите: через какое количество циклов ПР на выходе AND должен появляться ответ?
По-просту говоря, подали сигнал на оба входа AND, и вопрос в том, через какое количество тактов должен получиться результат на выходе?
А должна ли связь между блоками вносить задержку? Скажем, чем длиннее связь, тем дольше "идёт сигнал".
А через какое количество циклов ПР должно стабилизироваться значение на выходе SEL?
А через какое количество циклов ПР должно стабилизироваться значение на выходе RTRIG?
А через какое количество циклов ПР должно стабилизироваться значение на выходе DTRIG?