для какой среды разработки речь?
Вид для печати
Универсальный 8~ стабильны триггер с возможностью увеличения до бесконечности!
Также если выключатель 8СТ получиться 8~ независимых триггеров.
Всё управляется целочисленно.
Итп..
Чтобы менять адрес триггера меняется здесь!
Вложение 32306
Подключение
Вложение 32308
Где:
Ц УПР - целочисленно е управление
ОТКЛ Ц - отключить целом .. ввод
ПеРЕК Ц/Б - перк с цело на булевой ввод
НАС Б - булевой ввод отдел..
СВ СБ - свободно сброс
8СТ - ОТКЛ 8ст триггеров
СБ ФБ - поток другого блока*
ИНВ - инвертировать значения
Шикарнная вещ
Ваши предложения?
Уже давно есть и ячейки ОЗУ и стек на базе их ...Все это проще делать на целочисленных ,а потом если нужно ставьте экстракт на выходе или запись битов на входе .:rolleyes:
Вот ячейка памяти на 16 бит(триггеров)
Можно начать с того чтобы кто-то мог оценить Ваш шедевр, не побоюсь этого слова, пока приходится верить на слово:
Вложение 32310
И я лично пока не смог понять как это всё фунциклирует, может опишите по подробней, чтобы любой прочитавший понял, что это мечта всей его жизни!
Сергей
Чем вы открывали?
Упаковано WinRar